ARM Cortex-A 内核有别于ARM Cortex-M 和 Cortex-R 处理器。Cortex-A 内部包含大量的硬件资源，如内存管理单元MMU，可以直接运行Linux、Android、WinCE等操作系统。而 Cortex-M 和 Cortex-R 仅用以运行一些微内核的 RTOS 实时操作系统。当然，这不是说明Cortex-A比他们更强，而是使用领域不一样。
- Cortex-A 和 Cortex-A50 系列 - 面向开放式操作系统的高性能处理器
- Cortex-R 系列- 面向实时应用的卓越性能
- Cortex-M 系列 - 面向具有确定性的微控制器应用的成本功耗敏感型解决方案
ARM Cortex-A 内核基于ARMv7-A架构，基本上都可以支持ARM、Thumb-2、Thumb指令集、Java加速扩展的Jazelle技术、ThustZone的安全扩展、针对浮点FPU的VFP硬件扩展、DSP & SIMD 扩展、并行多数据SIMD的NEON多媒体处理器扩展、主流的嵌入式OS（Linux、Android、Windows Mobile、Windows Phone、Symbian）、以及支持分支预测branch prediction。
但各处理器在VFP/NEON的类型、半精度浮点（16-bit half precision floating-point）的支持、多核MPCore、流水线pipeline、单MHz处理性能、L1/L2 cache控制器、乱序执行、指令dual-issue并发等方面有略有不同。
Cortex-A5 处理器
ARM Cortex-A5 处理器是体积最小、能效最高、成本最低的Cortex-A应用处理器，能够向最广泛的设备提供 Internet 访问：从低成本的入门级智能手机、特色手机和智能移动终端到应用广泛的嵌入式、消费类和工业设备。
Cortex-A5 处理性每个内核达 1.57 DMIPS/MHz，虽然在能性相对于其他 Cortex-A 略差，如只相当于 Cortex-A8 的 80% 性能，Cortex-A15的一半性能，但芯片面积和功耗特性相当出色。Cortex-A5可以支持1~4核，支持双发 dual issue 以及分支预测 branch prediction，NEON和VFP的硬件可选。
Cortex-A5 处理器可为现有的 ARM926EJ-S 和 ARM1176JZ-S 处理器设计提供高价值的迁移途径。它可实现比ARM1176JZ-S 更好的性能，比 ARM926EJ-S 更好的功效和能效，以及 100% 的 Cortex-A 兼容性。Cortex-A5 处理器在指令以及功能方面与更高性能的 Cortex-A8、Cortex-A9 和 Cortex-A15 处理器完全兼容，直到操作系统级别都是如此。Cortex-A5 处理器还保持与 Classic ARM 处理器（包括 ARM926EJ-S、ARM1176JZ-S 和 ARM7TDMI）的向后应用兼容性。
Cortex-A7 处理器
ARM Cortex-A7 MPCore 处理器是 ARM 迄今为止开发的最有效的应用程序处理器，它显著扩展了 ARM 在未来入门级智能手机、平板电脑以及其他高级移动设备方面的低功耗领先地位。
Cortex-A7 处理器的架构和功能集与 Cortex-A15 处理器完全相同，不同之处在于，Cortex-A7 处理器的微架构侧重于提供最佳能效，因此这两种处理器可在 big.LITTLE 配置中协同工作，从而提供高性能与超低功耗的终极组合。ARM Cortex-A7处理器与其他 Cortex-A 系列处理器完全兼容，并整合了高性能 Cortex-A15 处理器的所有功能，包括虚拟化、大物理地址扩展 (LPAE) NEON 高级 SIMD 和 AMBA 4 ACE 一致性。
Cortex-A7 处理器支持单处理器群集中的 1-4X SMP，通过 AMBA 4 技术实现多个一致的 SMP 处理器群集。在性能方面，单个 Cortex-A7 处理器的能效是 ARM Cortex-A8 处理器的 5 倍，性能提升 50%，而尺寸仅为后者的五分之一，而功耗类似于高效 Cortex-A5。
Cortex-A8 处理器
ARM Cortex-A8 处理器最早基于 ARMv7 架构，能够将速度从 600MHz 提高到 1GHz 以上。Cortex-A8 处理器可以满足需要在 300mW 以下运行的移动设备的功耗优化要求，以及需要 2000 Dhrystone MIPS 的消费类应用领域的性能优化要求。
Cortex-A8 处理性每个内核达 2.0 DMIPS/MHz，不支持多核，仅单核。
由于 Cortex-A8 支持的浮点VFP运算非常有限，其 VFP 的速度非常慢，往往相同的浮点运算，其速度是 Cortex-A9的1/10 。Cortex-A8能并发某些 NEON 指令（如 NEON 的 load/store 和其他的 NEON 指令），而 Cortex-A9 因为NEON位宽限制不能并发。Cortex-A8的NEON和ARM是分开的，即ARM核和NEON核的执行流水线分开，NEON访问ARM寄存器很快，但是ARM端需要NEON寄存器的数据会非常慢。
Cortex-A9 处理器
ARM Cortex-A9 处理器是高能效、高性能、低功耗、成本敏感型设备的首选。Cortex-A9 可用作单处理器解决方案，与 ARM Cortex-A8 解决方案相比，它使整体性能提升 50% 以上。Cortex-A9 MPCore 提供多达 4 个处理器。
Cortex-A9 每个内核 2.50 DMIPS/MHz，支持 1-4 个多核核，以及单核版本。
Cortex-A9 微型架构支持 16、32 或 64KB 4 路联合 L1 cache 的配置，以及通过可选的L2 cache 控制器而获得的高达 8MB 的 L2 cache 配置。可扩展的多核和单处理器解决方案提供广泛的灵活性，并分别适用于各种应用和市场。
Cortex-A15 处理器
ARM Cortex-A15 MPCore 处理器是目前适用于高度互联设备的高性能引擎。该处理器实现了前所未有的灵活性和处理能力。与 ARM 传统产品一样，该处理器在设计上采用了先进的能耗降低技术，在 ARM 的各种新市场和现有市场上成就了卓越的产品，这些市场包括移动计算、高端数码家电、服务器和无线基础结构。
Cortex-A15 处理器具有无序超标量流水线，带有紧密耦合的低延迟 2 级 cache，该 cache 的大小最高可达 4MB。浮点和NEON™ 媒体性能方面的其他改进使设备能够为消费者提供下一代用户体验，并为 Web 基础结构应用提供高性能计算。
为了实现最好的性能，Cortex-A15 处理器具有多指令执行功能，无序超标量流水线，带有紧密耦合低延迟的且受 ECC 保护的 2 级 cache，该 cache 的大小最高可达 4MB。Cortex-A15 处理器现在适用于 1TB 的物理内存，从而能够满足服务器与网络应用的需求。
Cortex-A17 处理器
Cortex-A17 MPCore处理器是目前Cortex-A系列中性能最高的处理器。Cortex-A17现在已经取代Cortex-A12，不过它并非64位ARMv8架构，仍是32位ARMv7-A。
Cortex-A17微架构和Cortex-A12完全相同，但是在Cortex-A12架构基础上改进了外部互联，引入了新的一致性总线AMBA4 ACE(原来是AMBA4 AXI)，可以更快速地连接内存控制器，从而改善性能和能效。
而得益于这个新的总线，Cortex-A17 可以支持多核心 SoC 的完整内存一致性操作，能够参与 big.LITTLE 双架构混合方案，比如两个Cortex-A17搭配两个Cortex-A7。Cortex-A17将肩负起Cortex-A9下一代的重任，相比 Cortex-A9，Cortex-A17性能提升最多60％。
Cortex-A处理器对比表
以下是这几款ARM Cortex-A处理器的对比表格，从中我们可以清晰的看出他们之间的区别。
| 内核 | Cortex-A5 | Cortex-A7 | Cortex-A8 | Cortex-A9 | Cortex-A15 | Cortex-A17 |
|---|---|---|---|---|---|---|
| 发布时间 | 2009年12月 | 2011年10月 | 2006年7月 | 2008年3月 | 2011年4月 | 2014年2月 |
| 时钟频率 | ~1GHz | ~1.5GHz on 28nm | ~1GHz on 65nm | ~2GHz on 40nm | ~2.5GHz on 28nm | 2GHz+ on 28nm |
| 执行顺序 | 顺序 | 顺序 | 顺序 | 乱序 | 乱序 | 乱序 |
| 多核支持 | 1 ~ 4 | 1 ~ 4 | 1 (只单核) | 1 ~ 4 | 1 ~ 4 | 1 ~ 4 |
| 运算性能 | 1.57 DMIPS/MHz | 1.9 DMIPS/MHz | 2 DMIPS/MHz | 2.5 DMIPS/MHz | 3.5 DMIPS/MHz | 4.5 DMIPS/MHz |
| VFP/NEON支持 | VFPv4/NEON | VFPv4/NEON | VFPv3/NEON | VFPv3/NEON | VFPv4/NEON | VFPv4/NEON |
| GPU | Mali-400 | Mali-400 | Mali-400 | Mali-T624 | Mali-T600 | Mali-T720 Mali-V500 Mali-DP500 |
| 16位半精度 | 是 | 是 | 否 | 是 | 是 | 是 |
| FP/NEON 寄存器重命名 | 否 | 否 | 否 | 否 | 是 | 是 |
| GP寄存器重命名 | 否 | 否 | 否 | 是 | 是 | 是 |
| 硬件除法器 | 否 | 是 | 否 | 否 | 是 | 是 |
| 40位物理地址LPAE | No | Yes | No | No | yes | yes |
| 硬件虚拟化 | No | Yes | No | No | Yes | yes |
| big.LITTLE | No | LITTLE | No | No | Big | Big |
| 融合的MAC乘累加 | 是 | 是 | 否 | 否 | 是 | 是 |
| 流水线级数 | 8 | 8 | 13 | 9 ~ 12 | 15+ | 11+ |
| 指令译码 | 1 | Partial dual issue | 2 (dual-issue) | 2 (dual-issue) | 3 | 3 |
| 返回堆栈stack条目 | 4 | 8 | 8 | 8 | 48 | 48 |
| 浮点运算单元FPU | 可选 | 可选 | Yes | 可选 | 可选 | 可选 |
| AMBA总线宽度 | 64-bit I/FAMBA 3 | 128-bit I/FAMBA 4 | 64 or 128-bit I/FAMBA 3 | 2× 64-bit I/FAMBA 3 | 128-bit | 128-bit |
